LASER ANNEALING DEVICE AND MANUFACTURE OF POLY CRYSTALLINE SEMICONDUCTOR FILM

Patent number:

JP11354463

Publication date:

1999-12-24

Inventor:

FUJIMURA TAKASHI; KAWAHISA

YASUTO: MIHASHI HIROSHI: MATSUURA

VIIKI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H01L21/20; H01L21/268; H01L21/336;

H01L29/786; H01L21/02; H01L29/66;

(IPC1-7): H01L21/268; H01L21/20;

H01L21/336; H01L29/786


- european:

Application number: JP19980155892 19980604 Priority number(s): JP19980155892 19980604

Report a data error here

Abstract of JP11354463

PROBLEM TO BE SOLVED: To prevent the generation of the overlap area of line beams inside a panel substrate on a large area substrate, to uniformly poly-crystallize the entire surface of an amorphous semiconductor film on the large area substrate, to improve the display quality of a liquid crystal display element, and to improve a production vield at the time of scanning the line beams of a laser for plural times and laser annealing the amorphous semiconductor film on the large area substrate. SOLUTION: A slit device 27 is provided between a converging lens 26 and a stage 24 in an excimer laser annealing device 18. In this case, after adjusting the length of the line beams 22 (22b and 22c) for irradiating the large area substrate 10 so as to be the integral multiple of the panel substrate 16, the large area substrate 10 is scanned for the plural times. Thus, the entire surface of the amorphous semiconductor film 14 is uniformly crystallized without generating the



overlap area of the line beams 22 inside the panel substrate 16.

Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-354463

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl. ⁶		識別記号	FΙ			
H01L	21/268		H01L	21/268	J	
	21/20			21/20		
	29/786			29/78	627G	
	21/336					


21/3		257.6		
		審査請求 未請求 請求項の数2 OL (全 6 頁)		
(21) 出願番号	特顧平10-155892	(71)出職人 000003078 株式会社東芝		
(22) 出願日	平成10年(1998) 6月4日	神奈川県川崎市幸区堀川町72番地 (72)発明者 藤村 尚 埼玉県深谷市帰継町一丁目9番2号 株式 会社東芝深谷質子工場内		
		(72)発明者 川久 慶人 埼玉県深谷市帰羅町一丁目9番2号 株式 会社東芝深谷電子工場内		
		(72)発明者 三橋 浩 埼玉県梁谷市幡羅町一丁目9番2号 株式 会社東芝深谷電子工場内		
		(74)代理人 弁理士 大胡 典夫 (外1名) 最終頁に続く		

(54) 【発明の名称】 レーザアニール装置及び多結晶半導体膜の製造方法

(57)【要約】

[課題] レーザーのラインビームを複数回走査して大面積基板上の非晶質半導体膜をレーザアニールする時に、大面積基板上のパネル基板内にラインビームの重なり領域が生じるのを防止し、大面積基板上の非晶質半導体膜全面を均質に多結晶化して、液晶表示素子の表示品位向上及び半産米留まりの向上を図る。

【解決手段】 エキシマレーザアニール装置 18の、集 光レンズ26からステージ24に達する間にスリット装 整27を設け、大面積基板10に限付されるラインビー ム22の長さをパネル基板16の整数倍に成るよう調整 した後大面積基板10を複数回生査する事により、パネ ル基板16内にラインビーム22の重なり領域を生じる 無無(非馬雷半導体膜14全面を均質に結晶化する。



【特許請求の範囲】

【請求項1】 レーザ光を発振する発振手段と、

前記レーザ光をライン状のビームに整形するビーム整形 手段と、

1

前記整形されたライン状のビームの長さを調整する調整 手段とを有する事を特徴とするレーザアニール装置。

【請求項2】 絶縁基板上にてライン状のビームを複数 回走査して前記絶縁基板上に堆積される非晶質半導体膜 を結晶化する多結晶半導体膜の製造方法において、

前記絶縁基板上に非晶質半導体膜を形成する工程と、 前記ライン状のビームを第1の長さで前記非晶質半導体 膜に照射する工程と、

前記ライン状のビームを第2の長さで前記非晶質半導体 膜に照射する工程とを有する事を特徴とする多結晶半導 体膜の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、非晶質半導体膜から多結晶半導体膜を得るために、非晶質半導体膜にレーザのライン状のビームを照射するレーザアニール装置及 20 び、多結晶半導体膜の製造方法に関する。

[00002]

【従来の技術】近年、高精細な液晶表示素子のスイッチング素子として、移動度が高く旦か後高表示素子の駆動 も含めた高性能化が可能であることから、多結晶半導体 膜であるポリシリコンを半導体層とする多結晶薄膜トラ ンジスタ (以下p-SiTFTと略称する。)の実用化 が進められている。一般に多結晶半導体膜は、非晶質半 導体膜にレーザピームを照射して多結晶化するレーザア ニール装匠より形成されている。そして特にレーザピームの長尺化が可能であるエキシマレーザアニール装置を 用いてのレーザアニールが多用されている。

【0003】このようなエキシマレーザアニール装置は、従来はエキシマレーザを振器から発振され、ホモジナイザによりライン状に整形されたラインビームを、光学系により非晶質半導体膜を有する絶縁基板上に集光すると共に、光学系の最終出口と絶縁基板との間にスリットを設けてラインビームを用いて非晶質半導体の全面もしくは任意の領域をアニールして多結晶半導体を形成していた。 【0004】

【発明が解決しようとする課題】 しかしながら上記従来 のエキシマレーザアニール装置は、スリットによりライ ンビーム長が固定長さに設定されてしまい、ラインビー ムの長さが一定であり、絶縁基板存あるいは同一絶縁基 板内でその長さを変えることが不可能であった。

[0005] 一方製造の効率化のため、絶縁基板は、多 数の液晶表示架子分のパネル領域をマトリクス状に配列 可能となる様大面積化され、このような大面積基板上の 非晶質半導体膜をアニールする場合には、ライン長の長 50

いエキシマレーザビームであっても1回の走査では必要 領域全面をアニールすることが出来ず、図7に示すよう に、大面積基板1上で一定長さのラインビーム2を複数 回歩者させていた。

【0006】このため、大面積基板1上にはマトリクス 状に配列される任意のパネル領域3内にラインビーム2 が重なる領域[A]を生じてしまっていた。しかもライ ンビーム長が固定長さである一方、大面積基板1上に形成されるパネル領域3のサイズや形状が多様であり、更 10に1枚の大面積基板1上に形成されるパネルサイズが複 数種ある場合があり、パネル領域3内でのラインビーム 2照射の重なり領域[A]の形成を避けられなかった。

【0007】この照射の重なり領域 [A] は他の領域よりもラインビームとに走査される回数が多いため結晶化 後の結晶粒径、電気的な特性等が異なってしまい、他の 領域と特性が異なり、このような多結晶半導体膜を用いて 液晶表示パネルを製造すると、領域 [A] に表示ムラ を生じ、ひいては液晶表示素子の表示品位の低下を生 じ、生産歩留まりを低下するという問題を有していた。 【0008】このため、固定号さのラインビーム2に合

わせて、大面積基板1上の各パネル領域3間の間隙を拡大して、表示パネル3内にラインビーム2が重なる領域 [A] が形成されるのを避ける方法も検討されているが、この方法は、大面積基板1を有効に利用出来ず、最

産に適さないという新たな問題を生じていた。 【0009】本発明は上記課題を除去するもので、レーザのラインビームを複数回走査して大面積基板をアニールする際に、パネル領域内でのラインビームのほと、まだりのパネルの

域の発生を防止し、基板の大面積化、基板上のパネル領域の多様化等に拘わらず、大面積基板上にてレーザによ ララインビームを均一に照射出来、ひいては均一特性を 有する多結晶半導体膜を得る事により良好な表示品位の 液晶表示薬子を高い歩留まりで得ることが出来るレーザ アニール装置及び多結晶半導体の製造方法を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明は上記課題を解決するため、レーザ光を発振する発振手段と、前記レーザ をライン状のビームに整形するビーム整形手段と、前 40 記盤形されたライン状のビームの長さを調整する調整手 段とを設けるものである。

【0011】 又本発明は上記課題を解決するため、 絶縁 基板上にてライン状のビームを複数回走着して前記絶縁 基板上に堆積される非晶質半導体膜を結晶化する多結晶 半導体膜の製造方法において、前記地線基板上に非晶質半導体膜を形成する工程と、前記ライン状のビームを第1の長さで前記非晶質半導体膜に照射する工程と、前記ライン状のビームを第2の長さで前記非晶質半導体膜に 照射する工程とを実施するものである。

【0012】そして本発明は上記構成により、絶縁基板

30

の大面積化或いけパネル領域の多様化に拘わらず絶縁基 板上の非晶質半導体膜を均一にアニールする事により、 パネル領域内にラインビームの重かり領域を生じる事が 無く、均一な多結晶半導体膜を得られ、ひいては表示ム ラが無く表示品位の高い多様な液晶表示素子を高い歩留 まりで得るものである。

3

[0013]

【発明の実施の形態】以下本発明を図1乃至図6に示す 実施の形態を参照して説明する。10は400mm×5 00mmの無アルカリガラスからなる絶縁基板11上に 10 アンダーコート層12として窒化シリコン(SiNx) 膜12a及び酸化シリコン (SiOx) 膜12bを成膜 したのち、非晶質半導体膜14を50nm成膜して成 り、この非晶質半導体膜14をアニールし、多結晶半導 体膜(図示せず)を形成後、p-SiTFT液晶表示装 置(図示せず)を40面分作製可能となるよう40枚パ ネル基板16をマトリクス状のに配列して成る大面積基 板である。

【0014】18は、絶縁基板11上にて多結晶半導体 膜(図示せず)を得るために、非晶質半導体膜14をレ 20 ーザアニールするエキシマレーザアニール装置であり、 エキシマレーザビーム20を発振するエキシマレーザ発 振器21、エキシマレーザ発振器21から発振されるエ キシマレーザビーム20を、ラインビーム22に整形す るホモジナイザ23、ラインビーム22を走査移動可能 なステージ24上にセットされる絶縁基板11上に集光 する光学系である集光レンズ26を有している。

【0015】 又集光レンズ26からステージ24に達す る間には、調整手段でありラインビーム22の長さを変 動可能に調整する様、窓27aの長さを調整可能なスリ ット装置27が設けられている。

【0016】次にエキシマレーザアニール装置18によ り絶縁基板11上の非晶質半導体膜14をアニールし、 多結晶半導体膜 (図示せず) を形成する方法について述 べる.

【0017】 (方法1) 先ずエキシマレーザアニール装 置18のステージ24に大面積基板10を載置する。次 いで、非晶質半導体障14に照射するラインビーム22 aの長さが、大面積基板10のパネル基板16の2枚分 の長さである115mmと成るよう、スリット装置27 40 の窓27aの長さを調節する。この状態で、ステージ2 4 を矢印 s 方向に走査移動しながら、図4に示す大面積 基板10の領域 [B] の非晶質半導体膜14を、ライン ビーム22aにてアニールし、多結晶半導体膜に結晶化 する。同様にしてステージ24を矢印 s 方向に走査移動 しながら図4に示す大面稽基板10の領域「C]、

「D]、「E]の非晶質半導体膜14を順次アニールし 多結晶化して、大面積基板10全面に均質な多結晶半導 体膜を形成する。

ラインビーム22aにより400mm×500mmの大 面稽基板10全面を4回に分けて走査して絶縁基板11 上に多結晶半導体膜を形成する事となる。

【0019】この様にして得られた多結晶半導体膜を有 する大面積基板 1 0 を用い、 p-SiTFT及び画素 雷極 (図示せず) を有するアレイ基板を形成し、このア レイ基板を用いて液晶表示素子 (図示せず) を形成した ところ、線欠陥・点欠陥などは確認されず、また80℃ の雰囲気で動作させる信頼性試験においても表示ムラを 生じる事無く高い表示品位を得られた。

【0020】次に、(方法1) で用いたエキシマレーザ アニール装置18により、同じサイズである400mm ×500mmの大面積基板10の走杏回数を低減して. 非晶質半導体膜14を結晶化する場合について述べる。 【0021】(方法2) 先ず(方法1) と同様にエキシ マレーザアニール装置18のステージ24上に大面積基 板10を載置する、次いで、非晶質半導体膜14に照射 するラインビーム22bの長さを、大而積基板10のパ ネル基板16の3枚分の長さである175mmと成るよ スリット装置27の窓27aの長さを調節する。こ の状態で、ステージ24を矢印 s 方向に走査移動しなが ら、図5に示す大面積基板10の領域「F]の非晶質半 導体膜14を、ラインビーム22bにてアニールし、多 結晶半導体膜に結晶化する。同様にしてステージ24を 矢印 s 方向に走査移動しながら図5に示す大面積基板1 0の領域「G」の非晶質半導体膜14をアニールして、 多結晶半導体膜に結晶化する。

【0022】次に非晶質半導体膜14に照射するライン ビーム22cの長さを、大面稽基板10のパネル基板1 6の2枚分の長さである115mmと成るよう、スリッ ト装置27の窓27aの長さを調節し、再度ステージ2 4 を矢印 s 方向に走査移動しながら、図5 に示す大面積 基板10の領域[H]の非晶質半導体膜14を、ライン ビーム22cにてアニールし、大面積基板10全面に均 質な多結晶半導体膜を形成する。

【0023】即ち、エキシマレーザアニール装置18の ラインビーム22b、22cにより400mm×500 mmの大面積基板10を3回に分けて走査して絶縁基板 11上に多結晶半導体膜を形成する事となる。

【0024】この様にして得られた多結晶半導体膜を有 する大面積基板10を用い、(方法1)と同様に液晶表 示素子 (図示せず) を形成したところ、(方法1) と同 様、線欠陥・点欠陥などは確認されず、また80℃の雰 **開気で動作させる信頼性試験においても表示ムラを生じ** る事無く高い表示品位を得られた。尚、この(方法2) により得られる多結晶半導体膜は、特性的には(方法 1) と変わらずきわめて良好であり、更には、大面積基 板10上の走査回数が3回であり、(方法1)に比し、 ラインビーム22の照射時間を3/4に低減出来生産性 【0018】即ち、エキシマレーザアニール装置180 50 の一層の向上を図れると共に、エキシマレーザビーム2

5 0 のショット数も3/4に低減出来、ガスの交換等のメンテナンス性も向上出来る。

【0025】尚(比較例)として、本実施の形態におけるエキシマレーザアニール装置18を用い、図6に示すように400mm×500mmの大面積基板10を、165mmのラインビーム22dにでを3回走金して多結晶半導体膜を形成したところ、パイル基板16内にラインビーム22dの重なり領域[1]を生じ、この様にして得られた多結晶半導体膜を有する大面積基板10を用い、液晶表示素子(図示せず)を形成したところ、重なり領域[1]に点欠陥が多くなり、80℃の雰囲気で動作はさる信頼性試験においても線欠陥が発生し、表示品位の低下を来たした。

【0026】この様に構成すれば、集光レンズ26からステージ24に達する間にスリット装置27を設け、大面機基板10上のパネル基板16のサイズにあわせて、ラインビーム22の長さをパネル基板16の整数倍に成るよう調整して、大面積基板10を走査する事により、パネル基板16内にアニールの重なり領域を生じる事がなく、絶縁基板全面にわたって均一にアニール出来、結20品粒径、表面凹凸が均一であり、均一特性を有する多結晶半導体膜を宿息に製造可能と成る。そしてこのような多結晶半導体膜を用い良好な特性を有するp-SiTFで得られることから、線欠除や点欠極が無く、高い表示品位を有する液晶表示素子を高い生産歩程まりで得ることが可能と成る、又製造時にあっては、大面積基板の有効利用を損なう事無く、多様な表示パネルの要求に対応の部となる。

【0027】尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であっ 30 て、例えば調整手段により調整されるラインビームの長さは、基板に形成されるパネル基板のサイズや形状等に応じて任意である。又、基板のサイズ或いは、基板上に形成されるパネル領域の数等も限定されず、基板をラインビームでアニールする際の走査回数や走査方向等も任意である。又エキシマレーザビームの出力や周波数等も任意である。

[0028]

【発明の効果】以上説明したように本発明によれば、絶 縁基板上の非晶質半導体膜を結晶化するためエキシマレ 40 ーザアニール装置のラインビームにて絶縁基板上を複数 回走査する際、調整手段によりラインビームの長さを調 整可能とする事により、液晶表示素予に用いるパネルの

多様化に拘わらず、絶縁基板上のパネル基板内に、ラインビームが重ねて照射される領域を生じる事がなく、非 高管半導体膜全面を均一にアニール出来、ひいては均質 な多結晶半導体膜を容易に得られる。そしてこの均質な 多結晶半導体膜を行いる事により表示品位が高い液晶表 示素子を高い歩留まりで容易に作製可能と成る。しかも ラインビームの重なりを防止するため、従来のように絶 縁基板上のパネル基板間の間隙を拡大しなくても良く、 設計時、絶縁基板上に無駄な領域を確保する必要も無 の、済息表示案子に用いるパネルの多様化に拘わらず執

く、液晶表示素子に用いるパネルの多様化に拘わらず絶縁基板を効率的に使用可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態における基板を示す概略平 面図である。

【図2】本発明の実施の形態における基板を示す概略一 部断面図である。

【図3】本発明の実施の形態におけるエキシマレーザア ニール装置を示す概略構成図である。

【図4】本発明の実施の形態における(方法1)による 基板のアニールを示す説明図である。


【図5】本発明の実施の形態における(方法2)による 基板のアニールを示す説明図である。

【図6】本発明の実施の形態における(比較例)による 基板のアニールを示す概略説明図である。


【図7】従来の基板のアニールを示す概略説明図である。

【符号の説明】

- 10…液晶表示素子
- 11…絶縁基板
- 12…アンダーコート層
- 12a…窒化シリコン膜
- 12b…酸化シリコン膜
- 1 4 …非晶質半導体膜
- 16…パネル基板
- 18…エキシマレーザアニール装置
- 21…エキシマレーザ発振器
- 22…ラインビーム
- 23…ホモジナイザ
- 26…集光レンズ
- 20…果元レンス
- 2 7 a ···密




10:液晶表示索子 11:絶縁基板 16:パネル基板





[図3]


18: エキシマレーザアニール装置 21: エキシマレーザ 発振器 22: ラインピーム 23: ホモジナイザ 24: ステージ 25: アッテネータ 26: 集光レンズ 27: スリット 27a: 窓




14: 非品質半導体膜









フロントページの続き

(72)発明者 松浦 由紀 埼玉県深谷市幡羅町一丁目9番2号 株式 会社東芝深谷電子工場内